计算机组成原理实验课课件

<p><strong>计算机组成原理实验：RISC-V CPU</strong></p>

<ul>
  <li>教师：陈志广</li>
  <li>助教：吴坎</li>
  <li><a href="mailto:wukan3@mail2.sysu.edu.cn">wukan3[at]mail2.sysu.edu.cn</a></li>
  <li><a href="https://sysu-scc.feishu.cn/file/boxcnoELkupDsdF9UR0iR9cCdpf">PPT Version</a></li>
</ul>

<h2 id="国内计组实验现状">国内计组实验现状</h2>

<ul>
  <li>清华：奋战三星期，造台计算机</li>
  <li>国科大：一生一芯</li>
  <li>中大：30 多年前的 MIPS CPU</li>
</ul>

<ul>
  <li>ARM：飞腾、华为海思、展讯、华芯通</li>
  <li>x86：北大众志、兆芯、海光</li>
  <li>MIPS：龙芯、君正</li>
  <li>Alpha：申威众核</li>
  <li>Power：中晟宏芯</li>
</ul>

<table>
  <thead>
    <tr>
      <th style="text-align: center">特性</th>
      <th style="text-align: center">x86 or ARM</th>
      <th style="text-align: center">RISC-V</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td style="text-align: center">架构篇幅</td>
      <td style="text-align: center">数千页</td>
      <td style="text-align: center">少于三百页</td>
    </tr>
    <tr>
      <td style="text-align: center">模块化</td>
      <td style="text-align: center">不支持</td>
      <td style="text-align: center">支持模块化可扩展的指令子集</td>
    </tr>
    <tr>
      <td style="text-align: center">可扩展性</td>
      <td style="text-align: center">不支持</td>
      <td style="text-align: center">支持可扩展定制指令</td>
    </tr>
    <tr>
      <td style="text-align: center">指令数目</td>
      <td style="text-align: center">繁多，不同架构分支彼此不兼容</td>
      <td style="text-align: center">基本指令集仅 40+ 条</td>
    </tr>
    <tr>
      <td style="text-align: center">易实现性</td>
      <td style="text-align: center">复杂度高</td>
      <td style="text-align: center">硬件设计与编译器实现非常简单</td>
    </tr>
  </tbody>
</table>

<ul>
  <li>Less is more，把更多工作交给编译器！
    <ul>
      <li>仅支持小端模式</li>
      <li>规整的指令编码</li>
      <li>存储访问指令一次只访问一个元素</li>
      <li>去除存储器访问指令的地址自增自减模式</li>
      <li>简化的分支跳转指令与静态预测机制</li>
    </ul>
  </li>
</ul>

<ul>
  <li>Less is more，把更多工作交给编译器！
    <ul>
      <li>不使用分支延迟槽</li>
      <li>不使用指令条件码</li>
      <li>运算指令不产生异常</li>
      <li>不使用零开销硬件循环</li>
      <li>……</li>
    </ul>
  </li>
</ul>

<ul>
  <li>有情怀、有含金量的项目经历
    <ul>
      <li>可自豪地写在简历上</li>
    </ul>
  </li>
  <li>与操作系统实验课的梦幻联动
    <ul>
      <li>「<a href="https://github.com/NelsonCheung-cn/yatsenos-riscv">逸仙 OS</a>」 RISC-V 移植化锐意进行中！</li>
      <li>在自己的 CPU 上运行自己的操作系统！</li>
    </ul>
  </li>
  <li>成果优秀的同学可推荐进入中大超算队
    <ul>
      <li>参与下一年实验 <a href="https://scc.sysu.tech/YatCPU-docs/">YatCPU</a> 设计！</li>
      <li>组队参加<a href="http://cqc.yeeol.com/cybs_home.html?id=9">逐梦杯</a>等比赛！</li>
    </ul>
  </li>
</ul>

<h2 id="实验要求与时间节点">实验要求与时间节点</h2>

<ul>
  <li>必做：单周期 CPU（60 分），二周~三周
    <ul>
      <li>实现 RV32I Base Integer Instructions</li>
      <li>除 ebreak 之外的指令集，共 38 条
        <ul>
          <li>ecall 作为停机指令</li>
        </ul>
      </li>
      <li>参考 <a href="https://github.com/jameslzhu/riscv-card/blob/rel/1.0/riscv-card.pdf">RISC-V card</a></li>
    </ul>
  </li>
</ul>

<ul>
  <li>必做：多（五）周期 CPU（30 分），一周~二周
    <ul>
      <li>在单周期 CPU 的基础上修改</li>
      <li>在 CU 中增加状态机</li>
      <li>各个部件用时钟同步</li>
    </ul>
  </li>
</ul>

<ul>
  <li>选做：Do what U want to do（10 分，视完成情况）
    <ul>
      <li>指令集扩展
        <ul>
          <li>RV32M 指令集（整数乘除法）
            <ul>
              <li>需要使用自己实现的除法器！</li>
            </ul>
          </li>
          <li>RV32C 指令集（压缩指令长度）</li>
          <li>RV64I 指令集（扩展地址空间）</li>
          <li>……</li>
        </ul>
      </li>
    </ul>
  </li>
</ul>

<ul>
  <li>选做：Do what U want to do（10 分，视完成情况）
    <ul>
      <li>架构优化
        <ul>
          <li>流水线</li>
          <li>乱序多发射</li>
          <li>分支预测</li>
          <li>……</li>
        </ul>
      </li>
    </ul>
  </li>
</ul>

<ul>
  <li>选做：Do what U want to do（10 分，视完成情况）
    <ul>
      <li>功能增强
        <ul>
          <li>实现中断</li>
          <li>挂载外设</li>
          <li>屏幕输出</li>
          <li>运行 C 语言程序</li>
          <li>启动操作系统</li>
          <li>……</li>
        </ul>
      </li>
    </ul>
  </li>
</ul>

<ul>
  <li>实验具体流程
    <ol>
      <li>根据线路图实现 CPU 的每个模块，如 CU、ALU</li>
      <li>将每个模块组合</li>
      <li>将提供的指令转为二进制码并仿真测试</li>
      <li>烧板</li>
    </ol>
  </li>
</ul>

<table>
  <thead>
    <tr>
      <th style="text-align: center">地址（十六进制）</th>
      <th style="text-align: center">汇编程序</th>
      <th style="text-align: center">汇编指令（二进制）</th>
    </tr>
  </thead>
  <tbody>
    <tr>
      <td style="text-align: center">0x00000040</td>
      <td style="text-align: center">blt x10,x0,-2</td>
      <td style="text-align: center"> </td>
    </tr>
    <tr>
      <td style="text-align: center">0x00000044</td>
      <td style="text-align: center">andi x11,x2,2</td>
      <td style="text-align: center"> </td>
    </tr>
    <tr>
      <td style="text-align: center">0x00000048</td>
      <td style="text-align: center">jal x8,4</td>
      <td style="text-align: center"> </td>
    </tr>
    <tr>
      <td style="text-align: center">0x0000004C</td>
      <td style="text-align: center">or x8,x4,x2</td>
      <td style="text-align: center"> </td>
    </tr>
    <tr>
      <td style="text-align: center">0x00000050</td>
      <td style="text-align: center">ecall</td>
      <td style="text-align: center"> </td>
    </tr>
  </tbody>
</table>

<ul>
  <li>大部分实现与细节都可参照往年 MIPS CPU
    <ul>
      <li>仅调整指令集，需修改指令译码部分</li>
      <li>注意实现细节，如
        <ul>
          <li>PC 的改变是在时钟上升沿进行的</li>
          <li>指令执行的结果总是在时钟下降沿保存到寄存器和存储器中</li>
          <li>这样稳定性较好</li>
        </ul>
      </li>
    </ul>
  </li>
</ul>

<ul>
  <li>原则：必须原创
    <ul>
      <li>第一届冯班，并不要求过高完成度</li>
      <li>往届挂科率 20%+，难以一步吃成胖子
        <ul>
          <li>如果难以完成 RISC-V，可完成往年 MIPS 实验</li>
        </ul>
      </li>
      <li><strong>遇到困难及时在群内反馈！</strong></li>
      <li>不得抄袭开源设计</li>
      <li>不要放卫星</li>
    </ul>
  </li>
</ul>

<ul>
  <li>原则：反对无意义内卷
    <ul>
      <li>实验报告请控制在一万字以内，超过扣分</li>
      <li>对每条指令需要有指令执行的波形（截图）</li>
      <li>需要对关键信号以文字说明</li>
    </ul>
  </li>
</ul>

<ul>
  <li>原则：鼓励创新
    <ul>
      <li>十分附加分，奖励给探索精神</li>
      <li>有难有易的扩展方向可选</li>
    </ul>
  </li>
</ul>

<ul>
  <li><a href="https://riscv.org/specifications/">Specifications - RISC-V International</a>
    <ul>
      <li>RISC-V 架构文档</li>
    </ul>
  </li>
  <li><a href="https://github.com/SI-RISCV/e200_opensource">手把手教你设计 CPU——RISC-V 处理器篇</a>
    <ul>
      <li>经典入门书籍</li>
    </ul>
  </li>
  <li><a href="https://github.com/jameslzhu/riscv-card/blob/rel/1.0/riscv-card.pdf">RISC-V card</a>
    <ul>
      <li>一张纸就能写下的 RISC-V 指令表</li>
    </ul>
  </li>
</ul>

<h2 id="万丈高楼平地起">万丈高楼平地起</h2>